若用数据指针DPTR作为间址寄存器访问外部数据存储器，它访问的整个外部数据存储器的空间为（）

寄存器的功能是用于存放指令、指令地址、操作数及运算结果等数据的存储区

访问特殊功能寄存器和外数据存储器，应采用哪些寻址方式？

若访问存储器取指令，段基值一般来源于（）寄存器，偏移量来源于（）寄存器。

设CPU内部的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出加法指令ADDX（X为主存地址）在执行阶段所需的全部微操作。

在CPU中,指令寄存器IR用来存放( )

程序计数器PC用于存放CPU下一条要执行的指令地址,是一个16位的专用寄存器,可寻址范围是0000H~0FFFFH,共( )KB

在CPU中，指令寄存器IR用来存放（）。

某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。下表给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（X）表示寄存器X或存储单元X的内容。　　该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。　　（1）若int型变量x的值为－513，存放在寄存器R1中，则执行指令“SHR R1”后，R1的内容是多少？（用十六进制表示）　　（2）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？　　（3）若高级语言程序中某赋值语句为x＝a＋b，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。则这4条指令执行过程中，I3的ID段和I4的IF段被阻塞的原因各是什么？　　（4）若高级语言程序中某赋值语句为x＝2×x＋a，x和a均为unsigned int类型变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

假定某计算机字长16位，CPU内部结构如图所示，CPU和存储器之间采用同步方式通信，按字编址。采用定长指令字格式，指令由两个字组成，第一个字指明操作码和寻址方式，第二个字包含立即数Imm16。若一次存储访问所花时间为2个CPU时钟周期，每次存储访问存取一个字，取指令阶段第二次访存将Imm16取到MDR中，请写出下列指令在指令执行阶段的控制信号序列，并说明需要几个时钟周期。 将立即数Imm16加到寄存器R1中，此时，Imm16为立即操作数。即：R[R1]←R[R1]+ Imm16

寄存器的功能是用于存放指令、指令地址、操作数及运算结果等数据的存储区

某计算机有如下图所示的功能部件,其中M为主存,指令和数据均存放在其中,MDR为主存数据寄存器,MAR为主存地址寄存器,R 0 ~R 3 为通用寄存器,IR为指令寄存器,P√C为程序计数器(具有自动加1功能),C、D为暂存寄存器,ALU为算术逻辑单元,移位器可左移、右移、直通传送。 (1) 将所有功能部件连接起来,组成完整的数据通路,并用单向或双向箭头表示信息传送方向。 (2) 画出“ADD R1,(R2)”指令周期流程图。该指令的含义是将R 1 中的数与(R 2 )指示的主存单元中的数相加,相加的结果直通传送至R 1 中。