一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。

根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。

对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。

一个16位计数器，其二进制的计数范围是（）。

将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。

为了提高二进制计数器的工作速度，需采用同步二进制计数器

按进位制不同，计数器有二进制计数器和（）制计数器。

异步二进制计数器基本计数单元是（）。

三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）

用四个DFF设计以下电路： （1）异步二进制加法计数器。 （2）在（1）的基础上用复“0”法构成M=12的异步加法计数器。

同步计数器和异步计数器比较，同步计数器的显著优点是（）。

同步计数器和异步计数器比较，同步计数器的显著优点是（）。