若R和S为两个输入端，下面是“与非”型基本RS触发器说法正确的是（）。

已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为（）。

JK触发电路中，当J=0、K=1、Q=0时，触发器的状态（）

用TTL与非门构成的基本RS触发器，当输入信号S和R均为"1"时，其逻辑功能为（）。

已知JK触发器工作时，J≠K，则在CP上的脉冲作用后，触发器输出Q的状态为（）

对于上升沿触发的JK触发器，现J＝1，K＝1，当时钟CP由0变为1时，触发器的状态Q变为（）

钟控R－S触发器当（），时，触发器输出Q端为

触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。

钟控R－S触发器当，S＝0，R＝1时，触发器输出Q端为（）

当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。

无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。

对于上升沿触发的JK触发器，假设其原来所处的状态Q＝0。现J＝0，K＝0，当时钟CP由0变为1时，触发器的状态Q变为（）。