由4位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能为（　）。[图1]

由555定时器组成的脉冲发生电路如图所示，电路的振荡频率为（　）。

[图1]

已知逻辑电路如图7.5-5所示，经分析可知，输出F与输入信号X、Y之间的逻辑表达式为（）。

将JK触发器的J、K端连接起来（如图7.5-9所示），若CP脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。

由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。

同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。