组合逻辑电路的某一时刻输出状态仅由时刻的输入状态决定，与电路的（）无关。

组合逻辑电路的输出状态不仅与同一时刻的输入状态有关，而且还有记忆功能。

在任何时刻，组合逻辑电路输入信号的状态，仅仅取决于该时刻的输入信号状态，与信号作用之前电路的状态无关。

组合逻辑电路的特点是该电路在任一时刻的输出状态取决于该时刻电路的（）状态，与电路（）无关。

组合逻辑门电路在任意时刻的输出状态只取决于该时刻的（）。

组合逻辑门电路在任意时刻的输出状态，只取决于该时刻的（）。

PLC的外部输入信号发生变化的时刻至它控制的有关外部输出信号发生变化的时刻之间的时间间隔称为（）

组合电路的特点是：任意时刻的输出与电路的原状态有关。

时序电路工作特点是：任意时刻的输出状态，不仅取决于当前输入，而且与前一时刻的电路状态有关。

逻辑判断电路应保证在任何时刻逻辑判断电路的输出Uz和UF状态必须（）

编码器在某一时刻只能对一种输入信号状态进行编码。

在数字电路系统中，信号波形产生毛刺（竞争冒险）的条件是在同一时刻有多个输入信号发生突变。