三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）

一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。

一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。

若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。

根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。

对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。

将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。

预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）

有八个触发器的二进制计数器，它们最多有（）种计数状态。

三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）

用四个DFF设计以下电路： （1）异步二进制加法计数器。 （2）在（1）的基础上用复“0”法构成M=12的异步加法计数器。

实现十进制数加法计数需用（）个触发器。