一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。

在十进制加法计数器中，当计数器状态为0101时，则表示十进制数的（）。

若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。

根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。

一个4位的二进制计数器，由0000状态开始，经过25个时钟脉冲后，该计数器的状态为(24)。

对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。

将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。

预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）

三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）

用四个DFF设计以下电路： （1）异步二进制加法计数器。 （2）在（1）的基础上用复“0”法构成M=12的异步加法计数器。

当变送器的输入电压为110V，输入电流为0时，有脉冲输出。

当变送器的输入电压为110V，输入电流为0时，有脉冲输出。