首页/ 题库 / [单选题]某计算机字长为32位,存储器存取周期为1的答案

某计算机字长为32位,存储器存取周期为100ns,则存储器的带宽为(10);若CPU执行一段程序,访问存储器1600次,访问cache400次(cache的存储周期为50s),则平均访问存储器的时间为(11)。(63)

单选题
2022-06-02 17:48
A、32×106bit/s
B、32×107bit/s
C、107bit/s
D、3200bit/s
查看答案

正确答案
B

试题解析

标签:
感兴趣题目
某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是()。
某计算机字长32位,其存储容量为256MB,若按单字编址,它的寻址范围是()。
如果存储器周期是400ns,而每个周期可访问4字节,则存储器带宽为()。
某计算机字长为32位,存储器存取周期为100ns,则存储器的带宽为(10);若CPU执行一段程序,访问存储器1600次,访问cache400次(cache的存储周期为50s),则平均访问存储器的时间为(11)。(63)
某计算机的字长为32位,其存储容量为4 MB,若按半字节编址,它的寻址范围是( )。
程序计数器用于存放执行指令的地址。若存储器按字节编址且指令长度为16位,则程序顺序执行时,每执行一条指令,其值增加 ______ 。
用于存放执行指令的地址。若存储器按字节编址且指令长度为16位,则程序顺序执行时,每执行一条指令,程序计数器的值增加(9)。
假定主存和磁盘存储器之间连接的同步总线具有以下特性:支持4字块和16字块两种长度(字长32位)的突发传送,总线时钟频率为200MHz,总线宽度为64位,每个64位数据的传送需1个时钟周期,向主存发送一个地址需要1个时钟周期,每个总线事务之间有2个空闲时钟周期。若访问主存时最初四个字的存取时间为200ns,随后每存取一个四字的时间是20ns,磁盘的数据传输率为5MBps,则在4字块和16字块两种传输方式下,该总线上分别最多可有多少个磁盘同时进行传输?
假定某计算机字长16位,没有cache,运算器一次定点加法时间等于100毫微秒,配置的磁盘旋转速度为每分钟3000转,每个磁道上记录两个数据块,每一块有8000个字节,两个数据块之间间隙的越过时间为2毫秒,主存周期为500毫微秒,存储器总线宽度为16位,总线带宽为4MBps。磁盘读写数据时的最大数据传输率是多少?
对计算机存储容量的需求大致按下面公式描述的趋势逐年增加:M=4080e0.28(Y-1960) 存储器的价格按下面公式描述的趋势逐年下降:P1=0.3×0.72Y-1974(美分/位) 如果计算机字长为16位,则存储器价格下降的趋势为:P2=0.048×0.72Y-1974(美元/字) 在上列公式中Y代表年份,M是存储容量(字数),P1和P2代表价格。 假设在1985年一名程序员每天可开发出10条指令,程序员的平均工资是每月4000美元。如果一条指令为一个字长,计算使存储器装满程序所需用的成本。
一台计算机有128MB的内存,每个字长为8个字节,那么在存储器中对单个字寻址需要多少位?
假定某计算机字长16位,没有cache,运算器一次定点加法时间等于100毫微秒,配置的磁盘旋转速度为每分钟3000转,每个磁道上记录两个数据块,每一块有8000个字节,两个数据块之间间隙的越过时间为2毫秒,主存周期为500毫微秒,存储器总线宽度为16位,总线带宽为4MBps。直接寻址的“存储器-存储器”SS型加法指令在无磁盘I/O操作打扰时的执行时间为多少?当磁盘I/O操作与一连串这种SS型加法指令执行同时进行时,则这种SS型加法指令的最快和最慢执行时间各是多少?(假定采用多周期处理器方式,CPU时钟周期等于主存周期)
相关题目
某计算机存储字长32位,假定在取指令阶段修改PC值,则PC的增量为__
若存储器的存储周期为100ns,每次读出一个字节,则该存储器的数据传送率为()。
某计算机存储字长32位,假定在取指令阶段修改PC值,则PC的增量为__
若存储周期250ns,每次读出16 位,则该存储器的数据传送率为( )。
某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是________。
在字长为16位、32位、64位或128位的计算机中,字长为()位的计算机数据运算精度最高。
在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOVR0,#100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是()。
试题(1)在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOV R0, #100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是 (1) 。(1)
●在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOVR0,#100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是(1)。 (1)
在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOV RO,#100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是(1)。
在计算机体系结构中,CPU内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若CPU要执行的指令为:MOV R1,#55(即将数值55传送到寄存器R1中),则CPU首先要完成的操作是(3)。
假设某计算机的字长为8位,则十进制数(+67)10的反码表示为()。
假设某计算机的字长为8位,则十进制数(-75)10的补码表示为()。
假设某计算机的字长为8位,则十进制数(-100)10的反码表示为()
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
某计算机字长为32位,其存储容量为4GB,若按双字编址,它的寻址范围是()。
某计算机字长32位,存储容量为1MB,若按字编址,它的寻址范围是()
若某计算机字长为32位,内存容量为2GB,按字编址,则可寻址范围为()
某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是()。
某计算机字长32位,其存储容量为8MB,若按字编址,它的寻址范围是()。
广告位招租WX:84302438

免费的网站请分享给朋友吧